Z1:第一光祖思机的架构和算法

本文是本着舆论《The Z1: Architecture and Algorithms of Konrad Zuse’s
First Computer》的中文翻译,已征得原作者Raul
Rojas的许。感谢Rojas教授的支持和救助,感谢以抖留学之知心人——锁当英语方面的指导。本人英文与专业水准有限,不妥的处在还请批评指正。

This is a translation of “The Z1: Architecture and Algorithms of Konrad
Zuse’s First Computer” with the permission of its author Raul
Rojas.
Many thanks for the kind support and help from Prof. Rojas. And thanks
to my friend Suo, who’s
currently in the US, for helping me with my English. The translation is
completed to the best of my knowledge and ability. Any comments or
suggestions would be greatly appreciated.


摘要

本文首不行被有了对Z1的汇总介绍,它是出于德国发明家康拉德·祖思(Konrad
Zuse
)1936~1938年期间在柏林修建的机械式计算机。文中对拖欠电脑的重要布局零件、高层架构,及其零部件之间的数码交互进行了叙。Z1力所能及因此浮点数进行四虽运算。从穿孔带读入指令。一段落先后由同多样算术运算、内存读写、输入输出的下令构成。使用机械式内存存储数据。其指令集没有实现准分支。

虽然,Z1的架和祖思于1941年实现之继电器计算机Z3十分相似,它们之间还有正在强烈的差距。Z1和Z3都通过同样多样的微指令实现各类操作,但前者用底匪是旋转式开关。Z1用的凡数字增量器(digital
incrementer
)和相同仿照状态各,它们得以转移成为图被指数以及尾数单元以及内存块的微指令。计算机里的第二上制零件有着立体之机械结构,微指令每次要当12独层片(layer)中指定一个使。在浮点数规格化方面,没有考虑尾数为零星的不得了处理,直到Z3才弥补了立即或多或少。

文中的知识源自对祖思为Z1复制品(位于柏林德国技术博物馆)所写的计划性图、一些信件、笔记本中草图的细研究。尽管就台微机从1989年展览至今(停运状态),始终不曾有关该系布局详细的、高界的论述可寻。本文填补了当下无异于空白。

1 康拉德·祖思与Z1

德国发明家康拉德·祖思在19361938年期间建造了他的第一台计算机<sup>注1</sup>(19341935年里边召开了有小型机械线路的试行)。在德国,祖思于视为计算机的大,尽管他以第二次世界大战期间建造的计算机在破坏于火灾后才为人所知。祖思的业内是夏洛腾堡工学院(Technische
Hochschule
Charlottenburg
)(现今的柏林工业大学)的土木。他的率先卖工作以亨舍尔公司(Henschel
Flugzeugwerke
),这家商店刚好由1933年始修建军用飞机\[1\]。这号25秋之略微年轻,负责好生产飞机部件所待的平等很串结构计算。而异在学生时期,就已开始考虑机械化计算的可能\[2\]。所以他以亨舍尔才干了几乎单月就是辞,建造机械计算机去矣,还开了好的庄,事实也亏世界上先是小电脑公司。

注1:康拉德·祖思建造计算机的精确年表,来自于他于1946年3月从手记的略本子。本子里记载着,V1建造被1936~1938年间。

在1936~1945年次,祖思向停不下来,哪怕让简单坏短期地召去前线。每一样差都最终为召回柏林,继续致力于亨舍尔及自己号之办事。在当时九年里,他打了本咱们所知晓之6尊计算机,分别是Z1、Z2、Z3、Z4,以及标准领域的S1和S2。后四玉盘被第二次世界大战开始下。Z4凡是以世界大战结束前的几乎单月里建好之。祖思同开始于她的简称是V1、V2、V3、V4(取自实验型或说原型(Versuchsmodell)的首字母)。战争结束以后,他将V改成了Z,原因十分显然译者注。V1(也就是是新兴之Z1)是起迷人的黑科技:它是台全机械的处理器,却尚未用齿轮表示十进制(前只百年的巴贝奇这样干,正在召开霍尔瑞斯制表机的IBM也这样干),祖思要建造的凡相同尊备二进制计算机。机器基于的部件里用小杆或金属板的直线走表示1,不挪窝表示0(或者相反,因部件而异)。祖思开发了最新的机械逻辑门,并在他父母家的大厅里做出第一高原型。他于自传里提到了发明Z1及后续计算机背后的故事\[2\]

翻译注:祖思将V改成Z,是为了避免与韦纳·冯·布劳恩(Wernher von
Braun)研制的火箭的型号名相混淆。

Z1身啊机械,却还是也是令现代电脑:基于二进制,使用浮点型表示数据,并会开展四虽运算。从穿孔带读入程序(虽然没标准分支),计算结果好写入(16字大小的)内存,也足以打外存读出。机器周期在4Hz横。

Z1暨1941年建成之Z3异常相如,Z3的系统布局于《Annals of the History of
Computing》中已来叙\[3\]。然而,迄今仍没对准Z1高层架构细节及之阐释。最初那尊原型机毁于1943年底均等街空袭。只幸存了部分机械部件的草图和相片。二十世纪80年份,康拉德·祖思以离退休多年后,在西门子和其余一些德国赞助商的帮带之下,建造了平等玉完整的Z1复制品,今藏于柏林的技术博物馆(如图1所著)。有半点叫做做工程的学员拉着他好:那几年里,在德国欣费尔德之本人里,他均好一切图纸,精心绘制每一个(要打钢板上切割下的)机械部件,并亲身监工。Z1复出品的首先仿图张在1984制图。1986年4月,祖思画了张时间表,预期会以1987年12月得机器的构。1989年,机器移交给柏林博物馆之上,做了众不善运行与算术运算的演示。然而,Z1复活和事先的原型机一样,从来都非敷可靠,无法以无人值守的气象下增长时运作。甚至以揭幕仪式上虽挂了,祖思花了几只月才修好。1995年祖思去世以后,这令机器就又没有启动了。

祈求1:柏林Z1复产品一扫(来自[Konrad Zuse Internet
Archive](http://zuse-z1.zib.de/))。用户可以在机器周围转动视角,可以缩放。此虚拟展示基于成千上万张紧密排布的照片。

尽管我们发出矣柏林的Z1复制品,命运却第二不善与咱初步了玩笑。除了绘制Z1复制品的图片,祖思并从未正式地拿有关其从头至尾的详细描述写出来(他本意想付出当地的高等学校来描写)。这事本是一定必要之,因为拿复制品及1938年底Z1照片对比,前者明确地「现代化」了。80年间大精密的机械仪器使祖思得以以修建机器时,把钢板制成的层片排布得愈紧密。新Z1不胜明白比较她的前身要稍得几近。而且有没产生当逻辑和机械及同前身一一对诺为坏说,祖思有或收取了Z3及外后续机器的涉,对复制品做了改善。在19841989年间所画的那套机械图纸中,光加法单元就出现了至少6种不同的设计方案,散布于58个、最终乃至12单机械层片之间注2。祖思没有留住详细的封皮记录,我们吧便莫名其妙。更糟糕的凡,祖思既然第二坏打了Z1,却还是尚未留给关于其综合性的逻辑描述。他就是比如那些知名的钟表匠,只写出表的构件,不做了多阐释——一流的钟表匠确实为不需要过多之求证。他那片独学生仅帮写了内存和穿孔带读取器的文档,已经是老天有眼\[4\]。柏林博物馆之参观者只能看在机器里成千上万的预制构件惊叹。惊叹的衍就是穷,即使专业的微处理器科学家,也难以设想这头机械怪物内部的干活机理。机器就在这时,但生倒霉,只是尸体。

注2:你可当我们的网页「Konrad Zuse Internet
Archive」上找到Z1复制品的兼具图纸。

希冀2:Z1的教条层片。在右手可以望见八片外存层片,左侧可以瞥见12片处理器层片。底下的一样堆放杆子,用来用钟周期传递至机械的每个角落。

也写这篇论文,我们精心研究了Z1的图形和祖思记事本里散之记,并当当场对机器做了汪洋底观。这么多年来,Z1复产品都并未运行,因为其中的钢板被挤压了。我们查阅了跨越1100摆设机器部件的放大图纸,以及15000页的记录本内容(尽管其中就发雷同略带点有关Z1的音)。我只能看同样段落计算机一部分周转的短视频(于多20年前录制)。慕尼黑底德意志博物馆珍藏了祖思论文里出现的1079张图纸,柏林的艺博物馆虽然收藏了314布置。幸运的是,一些图里噙在Z1中有些微指令的概念跟时序,以及有祖思一各项一各项手写出来的事例。这些事例可能是祖思用以检验机器里运算、发现bug的。这些信若罗塞塔石碑,有矣她,我们得以Z1的微指令和图纸联系起,和咱们尽理解的就电器计算机Z3(有整个线路信息\[5\])联系起来。Z3因与Z1一样的高层架构,但仍是部分要害区别。

本文由浅入好:首先,了解一下Z1底分块结构、机械部件的布局,以及祖思用到之有的机械门的例子。而继,进一步深刻Z1的主干器件:时钟控制的指数与尾数加法单元、内存、算术运算的微序列器。介绍了机械零件之间如何相互作用,「三明治」式的钢板布局如何组织测算。研究了乘胜除法和输入输出的经过。最后简短总结了Z1的史身份。

2 分片结构

Z1凡同等玉时钟控制的机械。作为机械设备,其时钟被分为4只支行周期,以机械部件在4独相垂直的矛头直达之位移来代表,如图3所显示(左侧「Cycling
unit」)。祖思用同样蹩脚走称一涂鸦「衔接(engagement)」。他计划实现4Hz底钟表周期,但柏林的仿制品始终连1Hz(4衔接/秒)都跳无了。以这速度,一次乘法运算而耗时20秒左右。

希冀3:根据1989年之仿制品,所得的Z1(1936~1938年)框图。原Z1的内存容量只发生16配,而非是64字。穿孔带由35毫米电影胶卷制成。每一样宗命令以8比特位编码。

Z1的无数特征深受新兴的Z3所利用。以今天之观来拘禁,Z1(见图3)中最重大之改造而产生:

  • 冲完全的二进制架构实现内存和处理器。

  • 内存与电脑分离。在复制品中,机器大约一半是因为内存和穿孔带读取器构成。另一半由于电脑、I/O控制台和微控制单元构成。原Z1的内存容量是16许,复制品是64许。

  • 然编程:从穿孔带读入8比特长的命(其中2位表示操作码译者注、6各项表示内存地址,或者以3各代表四尽管运算和I/O操作的操作码)。因此令就发生8种植:四虽说运算、内存读写、从十进制面板读入数据、将结果寄存器里之情节展示到十前行制展板。

翻译注:应是凭借内存读写的操作码。

  • 内存和处理器中的里数据因浮点型表示。于是,处理器分为两只有:一部分处理指数,另一样片段处理尾数。位于二进制小数点后的奇占16单比特。(规格化的浮点数)小数碰左边那位永远是1,不欲存。指数占7位,以2之补数形式表示(-64~+63)。用额外的1独比特来囤积浮点数的记位。所以,存储器中之字长为24个(16员尾数、7位指数、1位标志员)。

  • 参数或结果为0的奇异状况(规格化的奇无法表示,它的首先个永远是1)由浮点型中特殊之指数值来拍卖。这一点暨了Z3才实现,Z1及其仿制品都尚未兑现。因此,Z1及其仿制品都处理不了中间结果有0的场面。祖思知道就同短板,但他养至重易接线的就电器计算机及失去解决。

  • CPU是微代码结构的:操作让解释变成一密密麻麻微指令,一个机周期同长长的微指令。微指令在算术逻辑单元(ALU)之间有实际的数据流,ALU不停歇地运转,每个周期都拿有限独输入寄存器里的高频加同任何。

  • 神乎其神之凡,内存和电脑可以分别独立运行:只要穿孔带吃闹命令,内存就当通信接口写副或读取数据。处理器为将以尽存取操作时在通信接口写副或读取。可以关闭内存而仅运行处理器,此时原来自内存的数目以变为0。也可拉了微机而仅仅运行内存。祖思因要可以独自调试机器的蝇头只有。同时运转时,有平等完完全全总是两者周期单元的轴将它们一起起来。

Z1的别样改革和后来Z3丁体现出的想法相似。Z1的指令集与Z3几乎等同,但它终于不了平方根。Z1利用废弃之35毫米电影胶片作为穿越孔带。

图3展示了Z1复制品的虚幻图。注意机器的一定量独关键部分:上半片段凡是内存,下半部分凡电脑。每有还发该好的周期单元,每个周期更为分为4只趋势及(由箭头标识)的教条移动。这些倒可以借助分布于测算部件下的杠杆带动机器的别有。一差读入一久穿孔带齐的吩咐。指令的持续时间各不相同。存取操作耗时一个周期,其他操作则需要多单周期。内存地址位于8位操作码的低6号比特中,允许程序员寻址64独地点。

如图3所示译者注,内存和处理器通过相互各单元内的休养存进行通信。在CPU中,尾数的内部表示扩到了20位:二迈入制小数触及前加点儿各类(以象征二前行制幂21和20),还有个别各代表最低的老二前进制幂(2-17和2-18),旨在加强CPU中间结果的精度。处理器中20位的尾数可以象征21~2-18的老二迈入制幂。

翻译注:原文写的是图1,我认为是作者笔误,应为图3。

解码器从穿孔带读取器获得指令,判断好操作下开遵循需控制内存单元以及计算机。(根据加载指令)将数从外存读到CPU片个浮点数寄存器之一。再根据外一样长条加载指令将数从外存读到其他一个CPU寄存器中。这片独寄存器在微机里可相加、相减、相乘或相除。这好像操作既涉及尾数的相加,也论及指数的加减(用2的补码加法器)。乘除结果的号子位由和解码器直接相接的「符号单元」处理。

戳穿带达的输入指令会如机器停止,以便操作人员经动机械面板上的4独十迈入制位输入数据,同时经过平等根小杆输入指数和符号。而后操作员可以重复开机器。输出指令也会见使机器停止,将结果寄存器中之始末展示到十进制机械面板上,待操作员按下有清小杆,机器还运行。

图3挨的微序列器和指数尾数加法单元共同组成了Z1计算能力的着力。每项算术或I/O操作都深受剪切为多单「阶段(phases)」。而继微序列器开始计数,并当加法单元的12重叠机械部件中选取相应层片上适当的微操作。

为此举例来说,穿孔带齐顶小之次序可以是这般的:1)
从地方1(即第1只CPU寄存器)加载数字;2)
从地方2(即第2独CPU寄存器)加载数字;3) 相加;4)
以十进制显示结果。这个程序用允许操作员预先定义好同一垛运算,把Z1当做简单的教条计算器来用。当然,这同样雨后春笋运算可能添加得几近:时得把内存当做存放常量和中结果的库,编写自动化的比比皆是运算(在后来底Z4计算机中,做数学计算的通过孔带能生出零星米长)。

Z1的网布局可以用如下的现世术语来总:这是同尊可编程的通用浮点型冯·诺依曼机(处理器以及内存分离),有着只念的表程序,和24号、16许之仓储空间。可以吸纳4各类数的十上前制数(以及指数以及记)作为输入,然后将变为二进制。可以对数据开展四则运算。二向前制浮点型结果可以转移回科学记数法表示的十迈入制数,方便用户读取。指令中不含条件还是无条件分支。也从没对结果为0的不得了处理。每条指令拆解为机械里「硬接线」的微指令。微序列器规划正在微指令的实行。在一个仅存的机器运行的视频中,它似乎一大机子。但其打的是数字。

3 机械部件的布局

柏林的Z1复制品布局大鲜明。所有机械部件似乎还坐周的法子布放。我们先前提过,对于电脑,祖思至少设计了6独版本。但是主要构件的对立位置一开始便规定了,大致能体现原Z1的机械布局。主要发生有限独片:分别是的内存和处理器,由缝隙隔开(如图3所显示)。事实上,它们各自设置于带滚轮的几上,可以扯开了开展调试。在档次方向直达,可以更进一步把机器细分为含有计算部件的及半片与富含有并杠杆的下半部分。参观者只有弯腰向计算部件下头看才会看出Z1的「地下世界」。图4凡是设计图里的等同张绘稿,展示了电脑中一些计算和齐的层片。请圈那12叠计算部件和下侧区域的3层杠杆。要理解那些绘稿是起差不多麻烦,这张图纸就是个绝对好之事例。上面尽管发生多关于各部件尺寸的底细,但几从来不那功能方面的注解。

图4:Z1(指数单元)计算和一道层片的设计图

贪图5是祖思画的Z1复制品俯视图,展示了逻辑部件的布,并标明了每个区域之逻辑功能(这幅草图在20世纪90年代公开)。在上半部分,我们可以看出3个存储仓。每个仓在一个层片上得以储存8只8比较特长的许。一个仓有8独机械层片,所以总共会存64字。第一个存储仓(10a)用来抱指数和符号,后少只(10b、10c)存低16个的尾数。用如此的比特分布存放指数以及尾数,只需要构建3单意等同的8号存储仓,简化了机械结构。

内存和计算机之间来「缓存」,以和计算机(12abc)进行多少交互。不可知以穿孔带及一直设常数。所有的数量,要么是因为用户从十上前制输入面板(图右18)输入,要么是计算机自己竟得之中游结果。

贪图备受之享有单元都只有展示了最顶上的一致重合。切记Z1可是建得犹如一垛机械「三明治」。每一个盘算层片都与那个前后层片严格分离(每一样叠还有金属的地板和天花板)。层间的通信凭借垂直的小杆实现,它们得以管运动传递及上层或生层去。画在表示计算层片的矩形之间的有点周就是这些小杆。矩形里那些小深一些的旋代表逻辑操作。我们可以在每个圆圈里寻见一个次之前行制门(纵贯层片,每个圆圈最多发生12独派别)。根据此图,我们好估算出Z1遭遇逻辑门的数量。不是具单元都相同大,也非是持有层片都满着机械部件。保守估算,共有6000个二进制零件构成的门户。

希冀5:Z1示意图,展示了该机械结构的分区。

祖思在祈求5着被机器的不比模块标上号。各模块的来意如下:

内存区域

  • 11a:6号内存地址的解码器
  • 11b:穿孔带读取器和操作码解码器
  • 10a:7位指数与标记的存储仓
  • 10b、10b:尾数小数部分的存储仓
  • 12abc:加载或存储操作下和电脑交互的接口

电脑区域

  • 16:控制及标志单元
  • 13:指数部分受到少单ALU寄存器的多路复用器
  • 14ab:ALU寄存器的多路复用器,乘除法的1比特双向移位器
  • 15a:指数的ALU
  • 15bc:规格化尾数的20号ALU(18各类用于小数部分)
  • 17:微代码控制
  • 18:右侧是十进制输入面板,左侧是出口面板

不难想象这幅示意图中起达成到下之盘算流程:数据由内存出来,进入两独可寻址的寄存器(我们称为F和G)。这点儿单寄存器是顺区域13与14ab分布之。再把她传给ALU(15abc)。结果回传给寄存器F或G(作为结果寄存器),或回传到内存。可以采取「反译」(从二进制转换为十进制)指令以结果显示为十进制。

脚我们来瞧各个模块更多之底细,集中讨论要的乘除部件。

4 机械门

掌握Z1机械结构的无比好方法,莫过于搞明白那几只祖思所用之次前行制逻辑门的简短例子。表示十上前制数的藏方式根本是旋钮表盘。把一个齿轮分为10单扇区——旋转齿轮可以从0数届9。而祖思早在1934年尽管决定采用二进制系统(他继莱布尼兹称之为「the
dyadic
system」)。在祖思的艺被,一片平板有半点只位置(0或者1)。可以经过线性移动于一个状态转移至另外一个态。逻辑门基于所假设表示的于特值,将走于一块板传递至任何一样块板。这同一组织是立体之:由堆叠的平板组成,板间的动通过垂直放置在平板直角处的圆柱形小杆或者说销钉实现。

我们来探视三栽基本门的例证:合取、析取、否定。其要思想好生强机械实现,而产生创意而祖思总能打出适应机器立体结构的超级方案。图6译者注来得了祖思口中的「基本门(elementary
gate
)」。「使动板(actor
plate
)」可以视作机器周期。这块板循环地从右边为左再望后运动。上面一样片板含着一个数据位,起在决定作用。它发出1和0少于只位置。贯穿板洞的小杆随着平板水平位移(自身保障垂直)。如果点的板处于0位置,使动板的移动就无法传递给给动板(actuated
plate
)(见图6误)。如果数据位处1岗位,使动板的倒就可传递给受动板。这即是康拉德·祖思所谓的「机械继电器」,就是一个得以合机械「电流」的开关。该基本门以此将数据位拷贝到让动板,这个数据位的动方向改变了90度。

翻译注:原文「Fig. 5」应为笔误。

祈求6:基本门就是一个开关。如果数据位呢1,使动板和让动板就建立连接。如果数额位为0,连接断开,使动板的动就传递不了。

贪图7出示了这种机械布局之俯视图。可以看要动板上的洞口。绿色的控制板可以用周(小杆)拉达拖累下。当小杆处于能叫设动板扯动的岗位时,受动板(红色)才可以左右运动。每一样布置机械俯视图右侧还写起同一的逻辑开关。数据位会开闭逻辑门,推拉使动板(如箭头所示)。祖思总是习惯将开关画在0位置,如图7所著。他习惯被被动板被设动板推动(图7右侧),而无是带(图7错)。至此,要构建一个非门就那个粗略了,只需要数位处0时闭合、1时断开的开关(如图7底部星星摆设图所示)译者注

翻译注:相当给与图6的逻辑相反。

发生了教条继电器,现在得以一直构建余下的逻辑操作了。图8用抽象符号展示了机器中之必备线路。等效的教条安装应不难设想。

图7:几种植基本门,祖思为出了教条主义继电器的架空符号,把继电器画成了开关。习惯及,数据位镇打在0位置。箭头指示在走方向。使动板可以往左拉(如图左)或向右侧推(如图右)。机械继电器之开位置好是关的(如图下零星帧图所示)。这种状态下,输出及数量位反,继电器就是非门。

图8:一些是因为机械继电器构建的逻辑门。图被,最底部的是一个XOR,它只是由包含两片给动板的教条继电器实现。等效的机械结构不难设计。

本谁还可以构建协调之祖思机械计算机了。基础零部件就是形而上学继电器。可以设计还扑朔迷离的连续(比如含有两片让动板的就电器),只是相应的教条结构只能用平板和小杆构建。

构建平玉完整的计算机的关键难题是管持有部件相互连接起来。注意数据位的移位方向连接和结果位之运动方向正交。每一样次于完整的逻辑操作都见面将机械移动旋转90度过。下一样差逻辑操作以将活动旋转90度,以此类推。四流派的晚,回到最初的移位方向。这即是怎么祖思用东南西北作为周期单位。在一个机周期内,可以运行4层逻辑计算。逻辑门既而略而非门,也只是复杂而带有两块让动板(如XOR)。Z1的钟表表现吧,4不行对接内到位同样不善加法:衔接IV加载参数,衔接I和II计算部分与和进位,衔接III计算最终结出。

输入的数额位在某个层及动,而结果的多少位传到了别层上去。意即,小杆可以以机械的层片之间上下传递比特。我们以在加法线路被视这或多或少。

至此,图5的内蕴就是还增长了:各单元里之圆形正是祖思抽象符号里的圈子,并反映在逻辑门的状态。现在,我们可以由机械层面提高,站于重逻辑的可观探讨Z1。

Z1的内存

内存是眼下咱们本着Z1理解最透彻的组成部分。Schweier和Saupe曾吃20世纪90年间对那发出过介绍\[4\]。Z4——康拉德·祖思为1945年完成的跟着电器计算机——使用了平等种异常接近之内存。Z4的微机由电话就电器构建,但其内存以是机械式的,与Z1相似。如今,Z4的机械式内存收藏为德意志博物馆。在相同号称学生的辅助下,我们于电脑中模拟真有了其的运作。

Z1中数存储的根本概念,就是用垂直的销钉的个别个职务来代表比特。一个职务表示0,另一个职务表示1。下图展示了哪通过当有限独岗位之间往来走销钉来装于特值。

图9:内存中的一个机械比特。销钉放置于0或1底职位。可读博该职务。

图9(a)译者注来得了内存中的个别单比特。在步骤9(b)中,纵向的控制板带在销钉上换。步骤9(c)中,两块横向的只要动板中,下侧那片被销钉和控制板推动,上侧那块没叫推进。步骤9(d)中,比特位移回初始位置,而后控制板将它们移到9(a)的职务。从这样的内存中读取比特的过程有破坏性。读取一号后,必须靠9(d)的回移还原比特。

翻译注:作者没有在祈求中标明abcd,左上为(a),右上吧(b),左下为(c),右下为(d)。另,这组插图有点抽象,我呢是瞄了许久才看明白,它是俯视图,黑色的稍刚好方形是销钉,纵向的长方形是控制板,销钉在支配板上之矩形形洞里走(两独岗位表示0和1),横向的点滴块带尖齿的长方形是如果动板。

经过解码6号地方,寻址字。3号标识8单层片,另外3各类标识8单字。每一样交汇的解码线路是相同棵典型的老三叠就电器二进制树,这跟Z3中相同(只是树的层数不同)。

俺们不再追究机械式内存的组织。更多细节而参见文献[4]。

Z1的加法单元

战后,康拉德·祖思以平卖文档里介绍了加法单元,但Z1复活中的加法单元以及的异。那份文档\[6\]丁,使用OR、AND和恒等(NOT-XOR)逻辑门处理二进制位。而Z1复产品受,加法单元使用有限单XOR和一个AND。

眼前少步计算是:a) 待相加的点滴只寄存器按位XOR,保存结果;b)
待相加的鲜个寄存器按位AND,保存结果。第三步就是是基于前少步计算进位。进位设好之后,最后一步就是是针对进位和率先步XOR的结果开展按位XOR运算。

脚的事例展示了安用上述手续完成两屡的二进制相加。

康拉德·祖思发明的计算机都运了「预上位」。比起当各二进制位之间串行地传递进位,所有位上的进位可以一如既往步成功。上面的事例就是证明了立即无异经过。第一糟XOR产生不考虑进位情况下零星单寄存器之和的中等结果。AND运算产生进位比特:进位要传左边的比特上去,只要是比特在前头同步XOR运算结果是1,进位将连续于左传递。在演示中,AND运算产生的低位上的进位造成了三涂鸦进位,最后及率先次等XOR的结果进行XOR。XOR运算产生的平等排列连续的1犹如机车,牵引着AND所生的进位,直到1底链条断裂。

图10所出示就是Z1复制品中的加法线路。图备受形了a杆和b杆这半独比特的相加(假设a是寄存器Aa中之第i个比特,b是寄存器Ab中的第i单比特)。使用二前进制门1、2、3、4并实行进行XOR和AND运算。AND运算作用被5,产生进位ui+1,与此同时,XOR运算用6闭合XOR的比特「链」,或让其保持断开。7凡是将XOR的结果传被上层的辅助门。8和9乘除最终一步XOR,完成所有加法。

箭头标明了各级部件的运动。4只趋势都上阵了,意即,一浅加法运算,从操作数的加载到结果的更动,需要一整个周期。结果传递到e杆——寄存器Ae的第i员。

加法线路在加法区域之第1、2、3只层片(如后的希冀13所著)。康拉德·祖思于没有正式给了二上制逻辑学培训的景象下,就整出了先行进位,实在了不可。连第一光巨型电子计算机ENIAC采用的且只有是十进制累加器的串行进位。哈佛的Mark
I用了先期进位,但是十进制。

图10:Z3之加法单元。从左至右完成运算。首先按位AND和XOR(门1、2、3、4)。衔接II计算进位(门5和6)。衔接III的XOR收尾整个加法运算(门8和9)。

5 Z1的序列器

Z1中的各级一样项操作都可说明为同名目繁多微指令。其过程根据同样种名叫「准则(criteria)」的报表实现,如图11所著,表格由成对停的108块金属板组成(在这个我们不得不望最顶上——即层片12——的均等对板。剩下的居这有限片板下面,合共12重合)。用10个比特编排表格中的条款(金属板本身):

  • 比特Op0、Op1和Op2是命令的二进制操作码
  • 比特S0和S1是标准化各,由机械的任何一些装置。举个例子,当S0=1常,加法就变换成为了减法。
  • 正如特Ph0、Ph1、Ph2、Ph3、Ph4用于对相同久指令中之微周期(或者说「阶段」)计数。比如,乘法运算消耗20只级次,于是Ph0~Ph4当下五个比特在运算过程中从0增长至19。

即10独比特意味着,理论及我们得定义多上1024种植不同的标准还是说情况。一漫漫指令最多可占32独阶段。这10个比特(操作码、条件各、阶段)推动金属销(图11遇涂灰者),这些金属销hold住微控制板以防其弹到左或右手(如图所示,每块板都并在弹簧)。微控制板上分布在不同的年纪,这些年决定着为时10干净控制销的岗位,是否可阻碍板的弹动。每块控制板都生只「地址」。当就10号控制比特指定了某块板的地方,它便足以弹到右手(针对图11遭遇上侧的死心塌地)或左边(针对图11受下侧的古板)。

操纵板弹到右手会按照到4单原则各(A、B、C、D)。金属板根据对应准则切割,从而以下A、B、C、D不同的重组。

由于这些板分布于机器的12单层片上,
激活一片控制板自然也象征也产一致步的操作选好了对应的层片。指数单元中的微操作可以和尾数单元的微操作并行开始,毕竟有限片板可以以弹动:一块向左,一片向右侧。其实呢得以被有限只不等层片上之板同时于右弹(右侧对应尾数控制),但机械及之局限限制了这样的「并行」。

希冀11:控制板。板上的岁数根据Op2~Ph0这10单比特所对应的金属销(灰色)的职,hold住板。指定某个块板的「地址」,它就是以弹簧的作用下弹到右(针对上侧的古板)或左边(针对下侧的死)。从12层板中指定一块板的又表示选出了实施下一样步操作的层片。齿状部分A、B、C或D可以推,从而实现以随下微控制单元里的销钉后,只实行必要之操作。图被,上侧的板已经弹到了右手,并按照下了A、C、D三完完全全销钉。

故决定Z1,就相当给调整金属板上之春秋,以要它可响应具体的10比较单独做,去意及左右侧的单元上。左侧控制在电脑的指数部分。右侧控制正在尾数部分。选项A、B、C、D是互斥的,意即,微控制板只挑者(就是唯一不为以下的死去活来)。

6 处理器的数据通路

希冀12出示了Z1的浮点数处理器。处理器分别产生雷同漫漫处理指数(图左)和同一修处理尾数(图右)的数据通路。浮点型寄存器F和G均由记录指数的7独比特和记录尾数的17个比特构成。指数-尾数针对(Af,Bf)是浮点寄存器F,(Ag,Bg)是浮点寄存器G。参数的号子由外部的一个号单元处理。乘除结果的标志在计算前查获。加减结果的符在盘算后得出。

我们可以自图12吃看到寄存器F和G,以及它和电脑其他组成部分的涉。ALU(算术逻辑单元)包含在简单只浮点寄存器:(Aa,Ba)和(Ab,Bb)。它们一直就是是ALU的输入,用于加载数价,还足以因ALU的输出Ae和Be的总线反馈,保存迭代过程被之中间结果。

Z1中之数据总线使用「三态」模式,意即,诸多输入还好推动至均等根数据线(也是独机械部件)上。不欲「用电」把数据线以及输入分离开来,因为从也没电。因在机械部件没有动(没有推动)就意味着输入0,移动(推动)了不畏表示输入1,部件之间不存冲突。如果产生半点只部件同时于同一干净数据线上输入,唯一重要之是确保它能依据机器周期按序执行(推动只于一个势上生效)。

希冀12:Z1中之微机数据通路。左半有的对应指数的ALU和寄存器,右半有对应尾数的。可以以结果Ae和Be反馈给临时寄存器,可以对她进行得负值或动操作。直接将4于特长的十前进制数逐位(每一样个占4比特)拷至寄存器Ba。而继对那进展十进制到二进制的换。

程序员能接触到的寄存器只有(Af,Bf)和(Ag,Bg)。它们从不地址:加载指令第一独加载的寄存器是(Af,Bf),第二个加载的凡(Ag,Bg)。加载了片单寄存器,就得起算术运算了。(Af,Bf)同时还是算术运算的结果寄存器。(Ag,Bg)在相同不好算术运算之后可以隐式加载,并蝉联担当新一轮算术运算的亚独参数。这种寄存器的采取方案以及Z3相同。但Z3中掉了(Ag,Bg)。其主寄存器和辅寄存器之间的协作比Z1重复复杂。

从今电脑的数据通路可见,独立的寄存器Aa、Ab、Ba和Bb可以加载不同种类的数码:来自外寄存器的值、常数(+1、-1、3、13)、其他寄存器的取负值、ALU反馈回来的价。可以对ALU的出口进行得负值或移动操作。以表示同2n相乘的矩形框表示左移n位;以与2n相除表示右变n位。这些矩形框代表有相应的运动或求补逻辑的教条线路。举个例子,寄存器Ba和Bb相加底结果存于Be,可以本着那个进行多易:可以取反(-Be)、可以右变一要鲜各类(Be/2、Be/4)、或可以不当移一或三各项(2Be、8Be)。每一样种易都在组成ALU的机械层片中持有各自对应之层片。有效计算的相关结果用盛传给寄存器Ba或Bb。具体是何人寄存器,由微控制器指定的、激活相应层片的小杆来指定。计算结果Be也堪直接传至内存单元(图12尚无打出相应总线)。

ALU以每个周期内且开展相同蹩脚加法。ALU算寿终正寝晚,擦除各寄存器Aa、Ab、Ba、Bb,可载入反馈值。

祈求13:处理器中各队操作的分层式空间布局。Be的移位器位于左那无异码上。加法单元分布在最左边那三堆。Bf的移位器以及价值为10<sup>-16</sup>的亚进制数位于右侧那无异堆。计算结果通过右侧标Res的线传至内存。寄存器Bf和Bg从内存获得价值,作为第一独(Op1)和次个操作数(Op2)。

寄存器Ba有一致桩特殊使命,就是拿季员十进制的高频易成二进制。十迈入制数从机械面板输入,每一样各类都更换成4只比特。把这些4比特底构成直接传进Ba(2-13的职),将第一组4比较单与10互相就,下一样组及之当中结果相加,再跟10交互就,以此类推。举个例子,假要我们怀念更换8743是数,先输入8并就以10。然后7暨是结果相加,所得总数(87)乘以10。4再度和结果(870)相加,以此类推。如此实现了一致栽将十进制输入转换为次上制数的概括算法。在当下同一过程遭到,处理器的指数部分不断调整最终浮点结果的指数。(指数ALU中时反复13针对性应213,后文还有针对十-次进制转换算法的前述。)

祈求13还显示了电脑中,尾数部分数据通路各零件的上空分布。机器太左边的模块由分布于12个层片上的移动器构成。寄存器Bf和Bg(层片5和层片7)直接打右侧的内存获得数量。寄存器Be中的结果横穿层片8扭曲传至内存。寄存器Ba、Bb和Be靠垂直的小杆存储于特值(在方立幅处理器的横截面图中只能看看一个比特)。ALU分布在点滴堆机械及。层片1暨层片2形成对Ba和Bb的AND运算和XOR运算。所得结果向右侧传,右边负责好进位以及最后一步XOR运算,并拿结果存储于Be。结果Be可以回传、存进内存,也得以坐图备受的诸艺术展开移动,并依据要求回传给Ba或Bb。有些线路看起多余(比如用Be载入Ba有半点栽方式),但它们是在提供再多的选。层片12义务地用Be载入Ba,层片9虽说只有以指数Ae为0时才这样做。图被,标成绿色的矩形框表示空层片,不担当计算任务,任由机械部件穿堂而过。Bf和Bf’之间的矩形格包含了Bf做乘法运算时所要的移位器(处理时Bf中的比特于低一位开逐位读入)。

贪图14:指数ALU和尾数ALU间的通信。

今日公得设想发生立刻尊机器里之计流程了:数据由寄存器F和G流入机器,填入寄存器A和B。执行同样坏加法或雷同系列之加减(以实现乘除)运算。在A和B中不止迭代中间结果直至获得最终结果。最终结果载入寄存器F,而后开始新一轱辘的乘除。

7 算术指令

前文提了,Z1可以拓展四虽然运算。在脚将讨论的报表中,约定用假名「L」表示二进制的1。表格让来了各国一样项操作所急需的同密密麻麻微指令,以及在它的作用下处理器中寄存器之间的数据流。一摆表总结了加法和减法(用2的补数),一张表总结了乘法,还有同摆放表总结了除法。关于个别种植I/O操作,也起同样摆设表:十-亚进制转换与二-十进制转换。表格分为负责指数的A部分与肩负尾数的B部分。表中各行显示了寄存器Aa、Ab、Ba、Bb的加载。操作所对应之号,在标「Ph」的列中给有。条件(Condition)可以当开经常接触或剥夺某操作。某平履于实行时,增量器会设置法各,或者计算下一个品级(Ph)。

加法/减法

脚的微指令表,既包含了加法的状态,也包含了减法。这有限种操作的关键在于,将与加减的个别单数进行缩放,以要其二进制指数等。假设相加的片独数为m1×2a和m2×2b。如果a=b,两单尾数就好直接相加。如果a>b,则比较小之老数就得还写为m2×2b-a×2a。第一不良相乘,相当给将尾数m2下手变(a-b)位(使尾数缩小)。让咱就是设m2‘=m2×2b-a。相加的个别单数就变成了m1和m2‘。共同之二进制指数也2a。a<b的景况也类似处理。

贪图15:加法和减法的微指令。5个Ph<sup>译者注</sup>完成同样浅加法,6只Ph完成同样破减法。两再三就各后,检测条件各S0(阶段4)。若S0为1,对尾数相加。若S0为0,同样是是阶段,尾数相减。

翻译注:原文写的是「cycle」,即周期,下文也出因此「phase」(阶段)的,根据表中信息,统一用「Ph」更直观,下同。

表明中(图15),先找找来点儿累吃于生之二进制指数,而后,较小数的奇右变一定位数,至两者的二进制指数等。真正的相加从Ph4开始,由ALU在一个Ph内完成。Ph5挨,检测就等同结果尾数是否是规格化的,如果无是,则经过移动将该规格化。(在进展减法之后)有或出现结果尾数为负的景况,就用该结果取负,负负得正。条件位S3记下在这等同符号的转,以便让为终极结果进行必要之符调整。最后,得到规格化的结果。

戳穿带读取器附近的符号单元(见图5,区域16)会先行计算结果的标记和运算的类别。如果我们如果尾数x和y都是刚之,那么对加减法,(在分配好号之后)就生出如下四种植状况。设结果吗z:

  1. z = +x +y
  2. z = +x -y
  3. z = -x +y
  4. z = -x –y
    对此情况(1)和(4),可由ALU中的加法来拍卖。情况(1)中,结果吧刚刚。情况(4),结果为借助。情况(2)和(3)需要做减法。减法的号在Ph5(图15)中终究得。

加法执行科学教案如下步骤:

  • 以指数单元中计算指数的差∆α,
  • 选料比较充分的指数,
  • 用比较小数的奇右变译者注∆α译者注位,
  • 奇相加,
  • 拿结果规格化,
  • 结果的记号和片单参数相同。

翻译注:原文写的凡左移,根据上下文,应为右变,暂且视为作者笔误,下文减法步骤中与。

翻译注:原文写的是「D」,但表中用的凡「∆α」,遂纠正,下同。我猜想作者以失败了平等任何「∆α」之后认为麻烦,打算完稿后联替换,结果忘了……全文有很多此类不足够严谨的底细,大抵是出于并未正儿八经发表的由。

减法执行如下步骤:

  • 当指数单元中计算指数的的差∆α,
  • 挑比较充分的指数,
  • 用比较小之频繁之尾数右变∆α位,
  • 奇相减,
  • 以结果规格化,
  • 结果的符号和绝对值比较充分的参数相同。

标志单元预先算得矣符号,最终结果的符需要跟她成得出。

乘法

于乘法,首先以Ph0,两屡之指数相加(准则21,指数部分)。而继耗时17只Ph,从Bf中第二向前制尾数的低位检查至最高位(从-16到0)。每一样步,寄存器Bf都右变一各项。比特位mm记录着前面由-16之位置让换出的那么同样员。如果换出来的是1,把Bg加到(之前刚刚右变了一致号之)中间结果达到,否则就算管0加上去。这同样算法如此算计结果:

Be = Bf0×20×Bg + Bf-1×2-1×Bg

  • ··· + Bf-16×2-16×Bg

召开截止乘法之后,如果尾数大于等于2,就以Ph18中将结果右变一号,使其规格化。Ph19担当将最终结出写及数码总线上。

图16:乘法的微指令。乘数的尾数存放于(右变)移位寄存器Bf中。被乘数的尾数存放于寄存器Bg中。

除法

除法基于所谓的「不回复余数法」,耗时21只Ph。从高位到最没有,逐位算得商的相继比特。首先,在Ph0计算指数的异,而后计算尾数的除法。除数的奇存放于寄存器Bg里,被除数的尾数存放于Bf。Ph0期间,将余数初始化至Bf。而继的每个Ph里,在余数上弱化去除数。若结果为刚,置结果尾数的附和位也1。若结果吗倚,置结果尾数的呼应位为0。如此逐位计算结果的一一位,从位0到位-16。Z1中出平等种植机制,可以以需对寄存器Bf进行逐位设置。

如果余数为倚,有个别栽对付策略。在「恢复余数法」中,把除数D加回到余数(R-D)上,从而重新得到正之余数R。而继余屡错移一个(相当给除数右变一员),算法继续。在「不回复余数法」中,余数R-D左移一号,加上除数D。由于前同步着的R-D是负的,左移使他恢弘到2R-2D。此时长除数,得2R-D,相当给R左移之后跟D的不等,算法得以延续。重复这同样步骤直至余数为正,之后我们便以得减掉除数D了。在下表中,u+2意味着二进制幂中,位置2那儿的进位。若此位为1,说明加法的结果也乘(2底补数算法)。

未过来余数法是一致种计算两个浮点型尾数之议的古雅算法,它省去了储存的步调(一个加法Ph的时耗)。

图17:除法的微指令。Bf中的吃除数逐位移至一个(左移)移位寄存器中。除数保存在Bg中。<sup>译者注</sup>

翻译注:原文写的是除数在Bf、被除数在Bg,又是一样远在明显的笔误。

奇怪的是,Z3在开除法时,会先测试Ba和Bb之差是否可能吧因,若否乘,就走Ba到Be的一模一样久捷径总线使减的除数无效(丢弃这同结果)。复制品没有动用就同样计,不恢复余数法比其优雅得多。

8 输入和输出

输入控制台由4排列、每列10块小盘构成。操作员可以于各一样列(从漏洞百出到右分别吗Za3、Za2、Za1、Za0)上扭动出数字09。意即,能输入任意的四位十进制数。每拨一位数,便相应生成等效的、4比特长的二进制值。因而,该输入控制台相当于一张4×10的表,存着10个09之第二上制值。

其后Z1的电脑负责用诸十迈入制位Za3、Za2、Za1、Za0通过寄存器Ba(在Ba-13的位置,对应幂2-13)传到数据通路上。先输入Za3(到寄存器Ba),乘以10。再输入Za2,再趁以10。四个各,皆设是再次。Ph7过后,4各项十前进制数的二进制等效值就当Be中诞生了。Ph8,如发亟待,将奇规格化。Ph7将常数13(二进制是LL0L)加到指数达到,以担保在尾数-13的位置上输入数。

据此平等彻底小杆设置十进制的指数。Ph9中,这根本小杆所处之位置代表了输入时若就多少次10。

祈求18:十-亚进制转换的微指令。通过机械设备输入4各类十上前制数。

图19着之阐发显示了何等以寄存器Bf中之次上制数转换成在输出面板上出示的十迈入制数。

啊非遇到要处理负十进制指数的景况,先让寄存器Bf中的多次就直达10-6(祖思限制了机器只能操作逾10-6的结果,即便ALU中的中间结果好又小些)。这在Ph1完事。这同一乘法由Z1的乘法运算完成,整个过程中,二-十进制译者注转换保持「挂于」。

翻译注:原文写的十-亚进制,目测笔误。

图19:二-十进制转换的微指令。在机械设备上展示4各十进制数。

事后,尾数右变两号(以使二前行制小数接触的左手有4独比特)。尾数持续位移,直到指数也刚刚,乘3糟糕10。每乘一蹩脚,把尾数的平头部分拷贝出来(4独比特),把其打尾数里去,并因同样张表(Ph4~7中的2Be’-8Be’操作)转换成为十进制的花样。各个十进制位(从高高的位开始)显示到输出面板上。每乘一浅10,十进制显示中的指数箭头就不当移一封锁位置。译者注

翻译注:说实话这同样段尚未了看明白,翻译或者与本意有出入。

9 总结

Z1的原型机毁于1943年12月柏林平等集市盟军的空袭中。如今曾经不可能判定Z1的仿制品是否跟原型一样。从现有的那些像及看,原型机是单非常块头,而且不那么「规则」。此处我们只能相信祖思本人所摆。但本身觉着,尽管他并未什么说辞而以重建的历程中产生察觉地去「润色」Z1,记忆也可能悄悄动着动作。祖思在1935~1938年里记下的那些笔记看起与后来之仿制品一致。据他所提,1941建成之Z3和Z1在计划达到十分相似。

二十世纪80年代,西门子(收购了祖思的计算机公司)为重建Z1提供了资产。在少号称学童的拉扯下,祖思在祥和家庭就了具有的盘工作。建成后,为便宜从重机把机器挂起来,运送到柏林,结果祖思家楼上拆掉了扳平有堵。

重建的Z1是台优雅的微机,由许多的部件组成,但连不曾剩余。比如尾数ALU的出口可以只是出于简单个移位器实现,但祖思设置的那些移位器明显因较逊色之代价提升了算术运算的速率。我甚至发现,Z1的微处理器比Z3的重复优雅,它重精简,更「原始」。祖思似乎是于动用了再简单、更可靠的电话机随即电器之后,反而以CPU的尺寸及「铺张浪费」。同样的从吗起在Z3几何年晚底Z4身上。Z4根本就是大版的Z3,有着大版的指令集,而电脑架构是着力均等的,就终于其的授命更多。机械式的Z1从未能直接正常运作,祖思本人后来吧称「一修死胡同」。他现已开玩笑说,1989年Z1的仿制品那是一对一准确,因为原型机其实不可靠,虽然复制品也不过因不顶啦去。可神奇的凡,Z4为了节省继电器而使用的机械式内存也不行可靠。1950~1955年里,Z4在瑞士的苏黎世联邦理工学院(ETH
Zürich
)服役,其机械内存运行良好\[7\]

极端使我奇怪之是,康拉德·祖思是如何年轻,就针对计算机引擎给来了这么雅致的统筹。在美国,ENIAC或MARK
I团队还是由经验丰富的科学家及电子专家做的,与此相反,祖思的工作孤立无帮助,他尚并未啊实际经验。从架构上看,我们今天的处理器上以及1938年的祖思机一致,反而和1945年的ENIAC不同。直到后来底EDVAC报告草案,以及冯·诺依曼与图灵开发的位串行机中,才引进了再度优雅的网布局。约翰·冯·诺依曼(John
von
Neumann
)1926~1929年里居于柏林,是柏林大学最好青春的讲师(报酬直接来自学生学费的无薪大学老师)。那些年,康拉德·祖思和冯·诺依曼许能当不经意间相遇相识。在那疯狂席卷、那黑夜笼罩德国前,柏林本该有着众多底或者。

贪图20:祖思早期也Z1复制品设计之草图之一。日期不明。

参考文献

[1] Horst Materna, Die Geschichte der Henschel Flugzeug-Werke in
Schönefeld bei Berlin 1933-1945, Verlag Rockstuhl, Bad Langensalza,

  1. [2] Zuse, K., Der Computer – Mein Lebenswerk, Springer-Verlag, Berlin,
    3rd Edition, 1993.
    [3] Rojas, R., “Konrad Zuse’s legacy: the architecture of the Z1 and
    Z3”, Annals of the History of Computing, Vol. 19, N. 2, 1997, pp.
    5–16.
    [4] Ursula Schweier, Dietmar Saupe, “Funktions- und
    Konstruktionsprinzipien der programmgesteuerten mechanischen
    Rechenmaschine Z1”, Arbeitspapiere der GMD 321, GMD, Sankt Augustin,
    August 1998.
    [5] Rojas, R. (ed.), Die Rechenmaschinen von Konrad Zuse,
    Springer-Verlag, Berlin, 1998.
    [5] Website: Architecture and Simulation of the Z1 Computer, http:
    http://zuse-z1.zib.de/,
    last access: July 21st, 2013.
    [6] Konrad Zuse, “Rechenvorrichtung aus mechanischen Schaltglieder”,
    Zuse Papers, GMD 019/003 (undated),
    http://zuse.zib.de/,
    last access July 21st, 2013.
    [7] Bruderer, H.: Konrad Zuse und die Schweiz: Wer hat den Computer
    erfunden?, Oldenbourg Wissenschaftsverlag, Munich, 2012.
    [8] Goldstine, H.: “The Electronic Numerical Integrator and Computer
    (ENIAC)”, Annals of the History of Computing, Vol. 18 , N. 1, 1996, S.
    10–16.

Leave a Comment.